デジタルシステム製品や SoC(System on a Chip)設計においては、ハードウェアとソフトウェアを一体として、システム全体を検証する協調検証技術の重要性がますます高まってきています。

従来、このような協調検証は、CPU の命令セットシミュレータ(ISS :Instruction Set Simulator)と、周辺ハードウェアのレジスタ・トランスファ・レベル(RTL : Register Transfer Level)モデルのシミュレータを接続して行われていました。しかし、ISS をベースとした協調検証では、シミュレーションの速度が非常に遅いため、システム全体としての検証を行うことが困難でした。

FastVeri は、ソフトウェアの C プログラム(C 言語で記述)を、ターゲット CPU 上でこれを実行した場合の時間情報を追加した SystemC^(注1)モデルに自動変換する「バジェット追加技術^(注2)」を利用して、超高速な協調検証環境を実現します。

「バジェット追加技術」とは、C プログラムを基本ブロックに分解して、ターゲットコンパイラで生成したアセンブラコードを参照しながら、SystemC の時刻関数やキャッシュの動作をエミュレートするコードを自動挿入することで、ターゲット CPU 上で C プログラムを実行した場合の命令実行時間を模擬できる SystemC モデルに変換する技術です。

バジェット追加によって自動生成された SystemC モデルと、周辺ハードウェアのトランザクションレベルモデル(TLM : TransactionLevel Model)を結合することによって、システム全体の検証を超高速に実行することが可能となります。具体的には、従来の ISS をベースとした協調検証と比較して、100 倍から1000 倍の高速化を達成し、10M〜100M サイクル/秒でシステム全体の検証を行うことが可能であり、サイクル精度の誤差は概ね 10% 以内です^(注3)。

FastVeri には、
�@ソフトウェアの C プログラムを時間精度付き SystemC モデルに変換する^(注4)バジェット追加ツール、
�Aこれと連携して、時間情報付きシミュレーションを実行したログを解析して、ターゲット CPU 上でのソフトウェアの実行サイクル数、キャッシュのヒット率やミス率などに関するプロファイルを計測するツール
が含まれます。

バジェット追加ツールから生成された SystemC モデルは、OSCI の SystemC リファレンスシミュレータなどを使って実行することができます。

バジェット追加ツールがサポートするターゲット CPU としては、ARM7、ARM9、ARM9E をサポートします。これ以外の CPU に対するサポートも順次進めてまいります。また、バジェット追加ツールがサポートするターゲットコンパイラゲットについても順次サポート対象を拡大してゆきます。