HOME > イベント・セミナ > SystemC言語入門セミナ
セミナ&トレーニング
セミナ詳細
SystemC言語入門セミナ(有料)
セミナ開催予定カレンダー
12月
            1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18
終了
19
終了
20
21 22
23
/30
24
/31
25 26 27 28 29
1月
    1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31    
=セミナ開催日/クリックでお申し込みフォームへ
2月
          1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29  
※SystemC言語入門セミナは2日連続開催です。
※受講者人数が最低定員3名に満たない場合は、次回に延期させていただく可能性があることをご了承願います。
「SystemC Debuggerを使用して実際に体験しながら学べるセミナー」

キャッツのセミナーは一味違います。
本セミナは、弊社製品SystemC Debuggerを使用して実際に手を動かすことにより、体験しながら技術を取得して頂きます。また、SystemCの抽象度(TLM、BCA、RTL)全てを演習を交えながら、理解して頂きます。
理解するスピードは個人個人によって違ってきます。そのため、本セミナでは、少人数制により、それぞれが納得いくまでじっくりと理解して頂きます。

本セミナは、LSI開発者に多く受講して頂いておりますが、ソフトウエア開発者にも理解し易いセミナとしました。LSI開発者の方も、ソフトウエア開発者の方も奮ってご参加下さい。

■セミナー概要
開催場所 キャッツ株式会社 9階 セミナールーム 会場地図は
こちら
開催日程 (2日間) 10:00〜17:50
定員 8名様まで
特典 評価版を無償提供
受講料 62,790円(税込/1名様)
対象者 Verilog/VHDL 言語について多少の知識のある方
■アジェンダ/1日目
10:00〜10:05 ◆はじめに
10:05〜10:50 ◆SystemC の紹介
11:00〜11:50 ◆HDLユーザの為のRTLコーディング
 - ヘッダファイルの説明&演習
11:50〜13:00 休憩
13:00〜13:50  - ソースファイルの説明&演習
14:00〜14:50  - sc_mainファイルの説明&演習
15:00〜15:50  - シミュレーションの説明&演習
16:00〜16:50 ◆組み合わせ回路のコーディング
17:00〜17:50 ◆組み合わせ回路の応用編説明&実習
■アジェンダ/2日目
10:00〜10:50 ◆順序回路のコーディング
11:00〜11:50 ◆順序回路の応用編 説明&演習
11:50〜13:00 休憩
13:00〜13:50 ◆動作合ユーザの為のBCAコーディング
14:00〜14:50  - BCAレベルの説明&演習
15:00〜15:50 ◆システム設計者の為のコーディング
16:00〜16:50  - TLMレベルの説明&演習
17:00〜17:50 ◆SystemCのトップダウン設計
▲ ページTOPへ